Flash memory cell structure for improving the data preservation problem and the programming speed and the formation method thereof

TW457712 Patent number:

2001-10-01 Publication date: SHIE JIA-DA (TW); GUO DI-SHENG (TW); YE JUANG-GE (TW); JANG CHUAN-LI (TW); JU WEN-DING (TW) Inventor:

TAIWAN SEMICONDUCTOR MFG (TW)

Applicant:

Classification:

H01L27/115 - international:

- european:

Application number: TW20000120822 20001005

Priority number(s): TW20000120822 20001005

Report a data error here

Abstract of TW457712

A flash memory cell structure for improving the data preservation problem and the programming speed and the formation method thereof is disclosed, the feature of the prevented in the formation process of the oxide layer (especially the formation of inter-poly oxide layer), furthermore, since the control gate (word line) and silicon nitride lash memory cell structure of the present invention is: the silicon nitride passivation layer covers the oxide layer on the source region and the sidewall of its neighboring process during the source ion implantation, and the problem of oxide layer damage on the floating gate resulted from the Ion layer-mixing step of control gate before the floating gate structure containing part of the floating gate, therefore, the smiling effect that the gate oxide layer on the edge of the floating gate becomes thicker can be layer covers the oxide layer on the whole upper layer of the floating gate, the problem of unstable control gate resistance resulted from the photolithography overlay formation of silicide can also can be prevented.

Data supplied from the esp@cenet database - Worldwide

中華民國專利公報 [19] [12]

[11]公告規號: 457712

[44]中華民國 90年 (2001) 10月01日

發明

全 7 頁

[51] Int.Cl 06: H01L27/115

稱:改善資料保存問題與程式化速度之快閃記憶胞結構及其形成方法 [54]名

[22]申請日期: 中華民國 89年 (2000) 10月05日 [21]申請案號: 089120822

[72]發明人:

謝佳達 郭迪生 業壯格 張傳理 朱文定

台南市北區東豐里十四鄰東豐路一三三巷七號 台北市建國南路一段一七五巷二十七號八樓 新竹縣竹北市番子坡九十八之一〇一號 新竹縣竹東鎮康莊街一〇九卷四十號 高雄縣阿蓮鄉中正路六六八號

台北縣永和市保福路二段一三三巷三十六弄四號四

曹昇巍 [71]申請人:

> 台灣積體電路製造股份有限 公司

新竹科學工業園區園區三路一二一號

[74]代理人: 李長銘 先生

1

2

[57]申請專利範圍:

1.一種改善資料保存問題與程式化速度 之分閘快閃記憶胞結構,該分閘快閃 配憶胞結構具有一閘極氧化層/第一複 晶矽晶層/第一氧化層之懸浮閘極堆叠 結構形成於一半導體基板上,一源極 區形成於該懸浮閘極堆疊結構的一側 **邊之該半導體基板內**,並向該懸浮閘 極堆疊結構下方部分區域延伸,一控 制閘極形成於該半導體基板及部分懸 浮閘極堆叠結構上,一汲極區形成於 該半導體基板內,自該控制閘極邊緣 向遠離該源極區方向延伸,因此該汲 極、該控制閘極、該懸浮閘極及該源 極區係延一方向依序呈現,一第二氧 化層形成於該半導體基板上,並包裝 該懸浮閘極堆**疊結構**,該快閃記憶胞 結構特徵為:

一氮矽氧化覆蓋層形成於該源極區的 第二氧化層及未被該控制閘極所覆蓋 之該懸浮閘極堆叠結構的其餘部分的

- 第二氧化層上,以使得該懸浮閘極堆 **叠結構完全為控制閘極及氫矽氧化覆** 蓋層所包覆。
- 2.如申請專利範圍第1項之快閃配憶胞結 5. 構,其中上述之控制閘極部分覆蓋該 氮矽氧化覆蓋層以確保該控制閘極及 該風矽氧化覆蓋層共同完全包覆該懸 浮閘極堆叠結構。
- 3.如申請專利範圍第1項之快閃記憶胞結 10. 構,其中上述之氮矽氧化覆蓋層厚度 約為 100-400 埃。
 - 4.如申請專利範圍第1項之快閃記憶胞結 構,更包含形成於該控制閘極之側壁 之間隙壁及該氣矽氧化覆蓋屬向上述 源極延伸之之間隙壁。
 - 5.如申請專利範圍第1項之快閃記憶胞結 構,其中上述之控制閘極至少包含金 屬矽化物及第二複晶矽層。
 - 6.一種改善資料保存問題與程式化速度 之分閘快閃記憶胞結構,該快閃記憶

20.

15.

胞結構至少包含:

- 一閘極氧化層/第一複晶矽晶層/第一 氧化層結構之懸浮閘極結構形成於一 半導體基板上:
- 一源極區形成於該懸浮閘極堆叠結構 5. 的一側邊之該半導體基板內,並向該 懸浮閘極堆叠結構下方部分區域延 伸;
- 一第二氧化層形成於該半導體基板 上,及該懸浮閘極結構上;
- 一控制閘極形成於該半導體基板及部 分懸浮間極堆叠結構上的該第二氧化 曆上:
- 一汲極區形成於該半導體基板內,自 該控制閘極邊緣向遠離該源極區方向 延伸方向延伸,因此該汲極、該控制 閘極、該懸浮閘極及該源極區係延一 方向依序呈現;及
- 一氮矽氧化覆蓋層形成於該源極區的 第二氧化層及未被該控制閘極所覆蓋 之該懸浮閘極堆疊結構的其餘部分的 第二氧化層上,以使得該懸浮閘極堆 疊結構完全為控制閘極及氮矽氧化覆 蓋層所包覆。
- 7.如申請專利範圍第6項之快閃記憶胞結構,其中上述之控制閘極部分覆蓋該 類矽氧化覆蓋層以確保該控制閘極及 該類矽氧化覆蓋層共同完全包覆該懸 浮閘極堆疊結構。
- 8.如申請專利範國第6項之快閃記憶胞結構,其中上述之氮矽氧化覆蓋層厚度 約為100-400埃。
- 9.如申請專利範圍第6項之快閃記憶胞結構,更包含形成於該控制閘極側壁之間隊壁及該懸浮閘極堆疊結構側壁之間隊壁。
- 10.如申請專利範圍第6項之快閃記憶胞結構,其中上述之控制開極至少包含金屬矽化物及第二複晶矽層。
- 11.一種改善資料保存問題與程式化速度

- 之快閃記憶胞的形成方法,該方法至 少包含以下步驟:
- 提供一半導體基板,該基板並已形成 開極氧化層/第一複晶矽晶層/第一氧 化層結構之懸浮開極:
- 形成第二氧化層於該懸浮閘極及該半 導體基板上:
- 形成覆蓋源極區及約半邊懸浮閘極區 的連續氫化矽覆蓋層:
- 10. 以熱氧化法形成第三氧化層: 沉積第二複晶矽層於該第三氧化層 上;

以微影及触刻技術定義該第二複晶矽 層,以形成字線:

- 15. 對該源極區進行離子佈值以導電性雜 質:
 - 施以高溫含氧環境的退火製程,以促 使源極區之導電性雜質進一步横向擴 散至該懸浮閘極區下之半導體基板 內:
- 20. 內: 形成飯化矽側壁層於該字線側壁及靠 近源極區之該懸浮閘極區的側壁上以 做為飯化矽間隙壁:
- 全面進行離子佈植以導電性雜質於該 25. 源極區、字線及汲極區,以該間險壁 及該無化矽覆蓋層為罩幕;及 形成金屬矽化物層於該字線及該源、
- 12.如申請專利範圍第11項之方法,其中

汲極區上。

30. 上述之閘極氧化層/第一複晶矽晶層/ 第一氧化層結構之懸浮閘極的形成方 法至少包含:

> 形成一閘極氧化曆在一半導體基板 上:

35. 形成一第一複晶矽層於該閘極氧化層 之上:

> 形成一第一氮化矽層於該第一複晶矽 層上;

施以熱氧化法以形成該第一氧化層於 第一複晶矽層上:

去除該第一氮化矽曆;及 施以蝕刻以去除未被該第一氧化曆罩 幕之第一複晶矽層以形成該懸浮閘 5. 極。

- 13.如申請專利範圍第11項之方法,其中 上述之形成第二氧化層於該懸浮閘極 及該半導體基板上步驟至少包含沉積 HTO氧化層。
- 14.如申請專利範國第13項之方法,更包含在沉積 HTO氧化層前先以高溫熱氧化製程形成一厚度約100-200埃的薄氧化層。
- 15.如申請專利範圍第11項之方法,其中 上述之形成氮化矽覆蓋層的方法,至 少包含以下步驟:

形成一氮化矽層於該第二氧化層上; 及

以微影及触刻技術定義該氮化矽層, 以形成覆蓋源極區及約半邊懸浮閘極 區的連續的氮化矽層於該第二氧化

16.如申請專利範圍第11項之方法,其中 上述之對該源極區進行離子佈值以導 電性雜質步驟至少包含:

形成一曝露源極區的光阻圖案於該第 二複晶矽層上:

施以離子佈植技術以佈植 n 型導電性 雜質:及

去除該光阻圖案。

- 17.如申請專利範圍第11項之方法,其中 上述之施以高溫含氣環境的退火製程 同時將形成一薄的氧化層於該懸浮閘 極及該半導體基板上曝露之表面,並 使該氮化矽覆蓋層氧化成氮矽氧化覆 蓋層。
- 18.如申請專利範圍第11項之方法,其中 上述之氮化矽間隙壁形成法至少包 含:

形成一氮化矽層於該氮矽氧化覆蓋 層:及

施以一非等向性触刻方法在用以在該 字線側壁及靠近源極區之該懸浮閘極 區的側壁上形成該氮化矽間隙壁•

- 19.如申請專利範圍第11項之方法,其中 上述之形成金屬矽化物層於該字線及 該源、汲極區之步驟至少包含:

進行離子混合佈植,將離子植入於該 金屬層與該第二複晶矽層之間的界面 及該金屬層、與該源、汲極區與金屬 屬之界面:

- 15. 施以第一次退火,以促使該金屬層與 該第二複晶矽層及該源、汲極區之半 導體基板反應成低溫金屬矽化物; 去除未反應之金屬層;及
- 施以第二次退火,以促使該低溫金屬 20. 矽化物層轉成相對於該低溫金屬矽化 物層具有更低阻質之金屬矽化物層。
 - 20.如申請專利範圍第19項之方法,其中 上述之第一次退火之溫度約為650-750℃ ,第二次退火之溫度約為750-900℃。
- 25. 圆式簡單說明:

第一圖顯示以傳統方法製造分閘快 閃記憶胞至形成一閘極氧化層/第一複晶 矽晶層/第一氧化層之懸浮閘極堆疊結構 形成於一半導體基板上的横截面圖。

30. 第二圖顯示以傳統方法形成第二氧 化層於懸浮閘極堆叠結構及半導體基板 之機截面示意圖。

第三個顯示以傳統方法製造分閘快 閃記憶胞至完成源極區離子佈植以及退 35. 火後以擴大源極區的横截面示意圖。

> 第四圈 A 及第四圈 B 分別為形成光 阻圖案於控制閘極以進行源極區佈植但 又有疊對誤差的横截面及俯視示意圖。

第五圖顯示以傳統方法製造分閘快 40. 閃記憶胞至進行離子混層及形成金屬矽

ጸ

化物層之橫截面示意圖。

第六圈 A 及第六圈 B 分別顯示以本 發明之方法製造分閘快閃配億胞至形成 一閘極氧化層 / 第一複晶矽晶層 / 第一氧 化層之懸浮閘極堆疊結構形成於一半導 5. 體基板上的橫截面及俯視示意圖。


第七圖顯示以本發明之方法形成第 二氧化曆、氮化矽覆蓋曆的横截面示意 圖。

第八圖顯示以本發明之方法製造分


關快閃記憶胞至完成源極區離子佈值以 及退火後以擴大源極區的構截面示意 圖・

第九圖 A 及第九圖 B 分別顯示以本 發明之方法,形成間隙壁及施以離子佈 植以形成汲極區的橫截面示意圖及俯視 圖。


第十圖顯示以本發明之方法, 製造 分閘快閃記憶胞至進行離子混層及形成 金屬矽化物層之橫截面示意圖。




10.




第二圖





第三圖






第五圖







第六圖




第七圖





第九圖



- 4413 -